IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Group Art Unit: To Be Assigned Examiner: To Be Assigned

In Re PATENT APPLICATION Of:

Applicants

: Hiroki NAKAMURA

Serial No.

To Be Assigned

Filed

: Herewith

CLAIM FOR PRIORITY

For : SEMICONDUCTOR DEVICE AND METHOD

FOR MANUFACTURING THE SAME

Attorney Ref.: F98ED0762

July 25, 2000

Director of Patents and Trademarks Washington, D.C. 20231

Sir:

Submitted herewith is a certified copy of applicant's first-filed Japanese Application No. 11-369811, filed December 27, 1999, the rights of priority of which have been and are claimed pursuant to the provisions of 35 U.S.C. §119.

It is respectfully requested that receipt of this priority document be acknowledged.

Respectfully submitted,

Junichi Mimura

(Registration No. 40,351)

Oki America, Inc.

1101 14th Street, N.W.

Suite 555

Washington, D.C. 20005

Telephone : (202) 452-6190 Telefax

: (202) 452-6148

PATENT OFFICE 日 JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されて

This is to certify that the annexed is a true copy of the following application as filed いる事項と同一であることを証明する。 with this Office.

出願年月日 Date of Application: 1999年12月27日

Application Number:

平成11年特許顯第369811号

Applicant (s):

冲電気工業株式会社

2001-185551

2000年 2月14日

特許庁長官 Commissioner, Patent Office





特平11-369811

【書類名】 特許願

【整理番号】 0G004237

【提出日】 平成11年12月27日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/82

【発明者】

【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】 中村 浩樹

【特許出願人】

【識別番号】 000000295

【氏名又は名称】 沖電気工業株式会社

【代理人】

【識別番号】 100089093

【弁理士】

【氏名又は名称】 大西 健治

【手数料の表示】

【予納台帳番号】 004994

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9720320

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の構造及び製造方法

【特許請求の範囲】

【請求項1】 半導体基体上に、導電性膜からなる配線パターンを有する回路形成領域と、

前記回路形成領域の外側に前記回路形成領域を囲んで前記基体上に有する、前 記導電性膜からなり、前記配線パターンと電気的に絶縁されたダミーパターンと

前記回路形成領域の前記配線パターン間の前記基体上に、第1の絶縁膜、第2 の絶縁膜及び第3の絶縁膜が順に積層され、

前記回路形成領域から延在する前記第1の絶縁膜と前記第3の絶縁膜が、前記 ダミーパターン上に順に積層されていることを特徴とする半導体装置の構造。

【請求項2】 半導体基体上に、導電性膜からなる配線パターンを有する回路形成領域と、

前記回路形成領域の外側に前記回路形成領域を囲んで前記基体上に有する、前記導電性膜からなり、前記配線パターンと電気的に絶縁された第1のダミーパターンと、

前記回路形成領域を基準にして、前記第1のダミーパターンの外側に前記第1 のダミーパターンを囲んで前記基体上に有する、前記導電性膜からなり、前記配 線パターンと電気的に絶縁された第2のダミーパターンと、

前記回路形成領域の前記配線パターン間の前記基体上に、第1の絶縁膜、第2 の絶縁膜及び第3の絶縁膜が順に積層され、

前記回路形成領域から延在する前記第1の絶縁膜と前記第3の絶縁膜が、前記第1のダミーパターン及び前記第2のダミーパターン上に順に積層されていることを特徴とする半導体装置の構造。

【請求項3】 前記第2の絶縁膜がSOG膜であることを特徴とする請求項2に記載の半導体装置の構造。

【請求項4】 前記半導体基体平面において、前記回路形成領域を基準にして外側方向への前記第1のダミーパターン及び前記第2のダミーパターンの幅寸

法が、略1μmであることを特徴とする請求項2又は請求項3に記載の半導体装置の構造。

【請求項5】 半導体基体上に、導電性膜からなる配線パターンを有し、 前記配線パターンの外側に前記配線パターンを囲んで前記基体上に有する、前記 導電性膜からなり、前記配線パターンと電気的に絶縁されたダミーパターンと、 前記配線パターンの一部に、第1の絶縁膜、第2の絶縁膜及び第3の絶縁膜が順 に積層され、

前記配線パターンの一部から延在する前記第1の絶縁膜と前記第3の絶縁膜が 、前記ダミーパターン上に順に積層されていることを特徴とする半導体装置の構 造。

【請求項6】 前記第2の絶縁膜がSOG膜であることを特徴とする請求項1又は請求項5に記載の半導体装置の構造。

【請求項7】 前記半導体基体平面において、前記回路形成領域を基準にして外側方向への前記ダミーパターンの幅寸法が、略1 μ mであることを特徴とする請求項1、請求項5 又は請求項6 のいずれか一つに記載の半導体装置の構造。

【請求項8】 半導体基体上の回路形成領域の外側に前記回路形成領域を囲んで前記基体上に有する、第1の膜からなり、前記配線パターンと電気的に絶縁された第1のダミーパターンと、

前記第1のダミーパターン上に有する第1の絶縁膜と、

前記回路形成領域に、前記第1のダミーパターン上から延在する第1の絶縁膜上に有する、導電性膜からなる配線パターンと、

前記第1のダミーバターン上に、前記第1の絶縁膜を介して有する、前記導電性膜からなり、前記配線パターン及び前記第1のダミーパターンと電気的に絶縁 された第2のダミーパターンと、

前記回路形成領域の前記配線パターン間の前記第1の絶縁膜上に、第2の絶縁 膜、第3の絶縁膜及び第4の絶縁膜が順に積層され、

前記第2の絶縁膜と前記第4の絶縁膜が、前記第2のダミーパターン上に順に 積層されていることを特徴とする半導体装置の構造。

【請求項9】 前記第3の絶縁膜がSOG膜であることを特徴とする請求項

8に記載の半導体装置の構造。

【請求項10】 前記半導体基体平面において、前記回路形成領域を基準にして外側方向への前記第1のダミーパターン及び前記第2のダミーパターンの幅寸法が、1~2μmであることを特徴とする請求項8又は請求項9に記載の半導体装置の構造。

【請求項11】 半導体基体上に形成された導電性膜で、回路形成領域に配線パターンを形成すると共に、前記回路形成領域の外側で前記回路形成領域を囲む、前記配線パターンと電気的に絶縁された所定の幅寸法のダミーパターンを形成する工程と、

前記配線パターン及び前記ダミーパターンを含む前記基体上に第1の絶縁膜を 形成する工程と、

前記第1の絶縁膜上に第2の絶縁膜、第3の絶縁膜を形成する工程とを順に施 すことを特徴とする半導体装置の製造方法。

【請求項12】 半導体基体上に形成された導電性膜で、配線パターンを形成すると共に、前記配線パターンの外側で前記配線パターンを囲み、前記配線パターンと電気的に絶縁された所定の幅寸法のダミーパターンを形成する工程と、前記配線パターン及び前記ダミーパターンを含む前記基体上に第1の絶縁膜を形成する工程と、

前記第1の絶縁膜上に第2の絶縁膜、第3の絶縁膜を形成する工程と、

前記配線パターン上部表面の一部を露出させる工程を順に施すことを特徴とする半導体装置の製造方法。

【請求項13】 前記第2の絶縁膜がSOG膜であることを特徴とする請求項11又は請求項12に記載の半導体装置の製造方法。

【請求項14】 前記第2の絶縁膜形成の後、

前記ダミーパターン上部が露出するように前記第2の絶縁膜をエッチングする 工程と、

その後、露出したダミーパターンを含む前記第2の絶縁膜上に第3の絶縁膜を 形成する工程と順に施すことを特徴とする請求項11乃至13のいずれか一つに 記載の半導体装置の製造方法。 【請求項15】 半導体基体上に形成された導電性膜で、回路形成領域に配線パターンを形成すると共に、前記回路形成領域の外側で前記回路形成領域を囲む、前記配線パターンと電気的に絶縁された所定の幅寸法の第1のダミーパターンと、前記回路形成領域を基準として該第1のダミーパターンの外側に該第1のダミーパターンを囲んで、該第1のダミーパターン及び前記配線パターンと電気的に絶縁され、該第1のダミーパターンと略同一の幅寸法の第2のダミーパターンと形成する工程と、

前記配線パターン、前記第1のダミーパターン及び前記第2のダミーパターン を含む前記基体上に第1の絶縁膜を形成する工程と、

前記第1の絶縁膜上に第2の絶縁膜、第3の絶縁膜を形成する工程とを順に施 すことを特徴とする半導体装置の製造方法。

【請求項16】 前記第2の絶縁膜がSOG膜であることを特徴とする請求項15に記載の半導体装置の製造方法。

【請求項17】 前記所定の幅寸法を略1 μmとすることを特徴とする請求項11万至請求項16のいずれか一つに記載の半導体装置の製造方法。

【請求項18】 半導体基体上に形成された第1の膜で、回路形成領域の外側に前記回路形成領域を囲む、所定の幅寸法の第1のダミーパターンを形成する工程と、

前記第1のダミーパターンを含む前記基体上に第1の絶縁膜を形成する工程と

前記第1の絶縁膜上に導電性膜を形成する工程と、

前記導電性膜で、前記回路形成領域に配線パターンを形成すると共に、前記第 1のダミーバターン上で、前記第1の絶縁膜を介して、前記配線パターンと電気 的に絶縁された、前記所定の幅寸法と略同一幅寸法の第2のダミーパターンを形 成する工程と、

前記回路パターン、前記第2のダミーパターンを含む前記第1の絶縁膜上に、 第2の絶縁膜、第3の絶縁膜及び第4の絶縁膜を形成する工程を順に施すことを 特徴とする半導体装置の製造方法。

【請求項19】 前記第3の絶縁膜がSOG膜であることを特徴とする請求

項18に記載の半導体装置の製造方法。

【請求項20】 前記所定の幅寸法を1~2 μmとすることを特徴とする請求項18又は請求項19に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、LSIの配線構造及びその製造方法に関するものである。

[0002]

【従来の技術】

従来、LSIは以下に示す方法により製造されているものがあった。図9の断 面形状フロー図において説明する。半導体基板にトランジスタ等の素子(図示せ ず)を回路形成領域に形成後、絶縁膜を形成し、半導体基体101を形成する。そ の後、この半導体基体101上に、アルミなどの金属膜を形成し、ホトリソ及びエ ッチング工程により回路形成領域に所望の配線パターン102を形成する。この状 態を図9 (a) に示す。次に、絶縁膜として例えばシリコン酸化膜103をCVD(Chemical Vapor Deposition) 法で、配線パターン102を含む半導体基体101上に 被覆形成する。その後、平坦化のためにSOG(Spin On Grass)膜104をシリコ ン酸化膜103上に塗布する。ここで、 形成されるSOG膜104の膜厚は下地に配 線パターン102のない領域では厚く、配線パターン102上には薄くなるため、平坦 化を実現できる。次に、このSOG膜104上にシリコン酸化膜105をCVD法で形 成する。この状態を図9(b)に示す。その後、ホトリソ及びエッチング工程を 行い、回路形成領域とその領域の製造余裕を含めたデバイスチップのエッジ(縁) 1000の外側を半導体基体101まで露出させ、また、回路形成領域のボンディン グのためのパッド部において配線パターン102が露出するように開口部106を形成 する。この状態を図9(c)に示す。

[0003]

【発明が解決しようとする課題】

しかし、以上述べた半導体装置の製造方法では、デバイスチップのエッジ及びボンディングのための開口部106の側壁のSOG膜104露出面から水分がデバイス

内に侵入し、配線パターン102等の金属を腐食させる。これにより、デバイス特性の劣下を引き起こし、信頼性を低下させてしまう。これは、SOG膜104が吸湿性の膜のためである。

[0004]

【課題を解決するための手段】

上記課題を解決すべく、本発明の半導体装置の構造は、半導体基体上に、導電性膜からなる配線パターンを有する回路形成領域と、上記回路形成領域の外側に上記回路形成領域を囲んで上記基体上に有する、上記導電性膜からなり、上記配線パターンと電気的に絶縁されたダミーパターンと、上記回路形成領域の上記配線パターン間の上記基体上に、第1の絶縁膜、第2の絶縁膜及び第3の絶縁膜が順に積層され、上記回路形成領域から延在する上記第1の絶縁膜と上記第3の絶縁膜が、上記ダミーパターン上に順に積層されていることを特徴とする。

[0005]

【発明の実施の形態】

以下、本発明の実施例を図1、3、5,7,8の断面形状図と、図2,4、6の補助図を用いて詳細に説明する。

[0006]

図1は本発明の第1実施例による半導体装置の製造方法の流れを示す工程断面 フロー図である。本発明の第1実施例における半導体装置の製造方法について以 下に説明する。

[0007]

まず始めに、半導体基板にトランジスタ等の素子(図示せず)を回路形成領域に形成後、絶縁膜を形成し、半導体基体201を形成する。その後、この半導体基体201上に、導電性膜として膜厚600nmのアルミ金属膜を形成し、ホトリソ及びエッチング工程により回路形成領域に所望の配線パターン202を形成する。この配線パターン202形成の際、回路形成領域の配線パターン202と電気的に絶縁された所定の幅寸法のパターン(以下、ダミーパターンという)202aをアルミ金属膜で形成する。このダミーパターン202aは、平面パターンで回路形成領域より製造余裕寸法以上外側で、かつ、後に形成されるデバイスチップのエッジから製

造余裕寸法以上内側に形成する。

[0008]

例えば、デバイスチップのサイズが $1000 \times 1000 \mu$ mの正方形で、回路形成領域が $800 \times 800 \mu$ mの正方形で、このデバイスチップ正方形と回路形成領域の正方形の重心が同じで、製造余裕寸法がホトリソ工程の余裕(ここでは、 0.05μ mとする)で決まるとすると、ダミーパターンが形成可能とされる領域は、((1000-0.05)ー(800+0.05))/2の寸法幅の帯状領域で、回路領域を囲むようになる。

[0009]

さらに、デバイスチップのエッジから回路形成領域側に距離Lの位置に所定幅 L w の ダミーパターン 202a を形成するとする。ここで距離Lは 1 0 µ m 以上の値 であることが望ましい。この状態の断面形状図を図 1 (a) に示す。また、デバイスチップの平面パターンで見ると、この ダミーパターン 202a はチップ周囲に沿ってチップ内帯状に形成されることになる。

[0010]

次に、配線パターン202やダミーパターン202aを含む半導体基体201上に、第1の絶縁膜としてシリコン酸化膜203をCVD法で200nm形成する。次に、平坦化のために第2の絶縁膜としてSOG膜204をシリコン酸化膜203上に塗布、形成する。この際、ダミーパターン202a上に形成されたシリコン酸化膜203の上にはSOG膜204がほとんど形成されないようにする。その後、露出したシリコン酸化膜203及びSOG膜204の上に、第3の絶縁膜としてシリコン酸化膜205をCVD法で400nm形成する。この状態の断面形状図を図1(b)に示す。

[0011]

さらにその後、ホトリソ及びエッチング工程を行い、デバイスチップのエッジ 1000の外側において半導体基体201を露出させる。この状態の断面形状図を図 1 (c) に示す。

[0012]

以上のような製造方法で、以下の評価を行った。

[0013]

図1 (c) に示す距離 L を 1 0 μ m以上の任意の値とし、固形分濃度5.2wt%, 粘度1.03mPa. secの S O G 膜 204を回転数 5 0 0 0 r p m で塗布、形成した。

[0014]

これらの条件により、幅Lwのダミーパターン202a上に形成されるSOG膜の膜厚は図2(a)のグラフに示されるような結果になった。図2(a)のグラフの縦軸は図1(c)のダミーパターン202a上に形成されるSOG膜の膜厚である。横軸は寸法Lw、又はLsである。寸法Lsは、断面形状図を模式的に表す図2(b)に示されるように、平面パターンで回路形成領域内の配線パターンのうちダミーパターンまでの最短寸法を示す。ここで、図2(b)に示す配線パターン間シリコン酸化膜203上のSOG膜の膜厚は約120nmとなった。

[0015]

図2 (a) のグラフにおいて、グラフ1は、寸法Lsを2.6 umに設定して、寸法Lwを1~100 umまで変化させた場合のダミーパターン202a上の膜厚を示す。寸法Lwを大きくするにつれてダミーパターン202a上の膜厚も大きくなっている。また、グラフ2は、寸法Lwを1.0 umに設定して、寸法Lsを0.9~5 umまで変化させた場合のダミーパターン202a上の膜厚を示す。寸法Lwを1.0 umとすれば、寸法Lsを5 umまで大きくしてもダミーパターン202a上のSOG膜の膜厚はほぼ0 nmであった。

[0016]

これらの結果から、ダミーパターン202a上のSOG膜の膜厚をほぼ0nmにするためには幅Lwを1μm程度とすれば良いことがわかる。すなわち、ダミーパターン202aの幅Lwを1μm程度とし、かつデバイスチップのエッジ1000から回路形成領域側への距離Lが10um以上になるように、ダミーパターン202aを配置すれば、図1(c)に示すように、デバイスチップのエッジからのSOG膜はダミーパターン202aと回路形成領域から延在するシリコン酸化膜205とで、回路形成領域側SOG膜とは遮断される。

[0017]

これにより、SOG膜を介して回路形成領域へ水分が侵入することを防ぐことができる。なお、この幅寸法1 u mをさらに極端に短くすると、水分の侵入防止

の効果が低くなると考えられる。

[0018]

配線パターン202形成時に、ダミーパターン202aを形成できるので、新たな工程を必要とせず、SOG膜を介して回路形成領域へ水分が侵入するのを防ぎ、平坦性かつ信頼性に優れたデバイスを製造する効果が得られる。

[0019]

次に、本発明の第2実施例における半導体装置の製造方法について以下に説明 する。図3は本発明の第2実施例による半導体装置の製造方法の流れを示す工程 断面フロー図である。

[0020]

半導体基板にトランジスタ等の素子(図示せず)を回路形成領域に形成後、絶縁膜を形成し、半導体基体201を形成する。その後、この半導体基体201上に、第1の膜として膜厚約300nmのタングステンポリサイド膜を形成し、ホトリソ及びエッチング工程により、第1のダミーパターン300aを形成する。この第1のダミーパターン300aは、第1実施例のダミーパターンと同様に、デバイスチップのエッジから回路形成領域側に距離Lの位置に幅Lwで形成する。ここで距離Lは10μm以上の値とする。また、デバイスチップの平面パターンで見ると、この第1のダミーパターン300aはチップ周囲に沿ってチップ内帯状に形成されることになる。さらに、第1実施例に記載したように製造余裕寸法についても同様に考慮される。

[0021]

次に、第1のダミーパターン300aを含めた半導体基体201上に第1の絶縁膜として不純物濃度P205=15wt%,B203=10wt%のBPSG膜(Boro Phosph Silicate Grass)302を800nm形成する。その後、900℃、窒素雰囲気、30分の熱処理を行い、平坦化する。この後、BPSG膜上に導電性膜として膜厚600nmのアルミ金属膜を形成し、ホトリソ及びエッチング工程により、配線パターン304及び第2のダミーパターン304aを形成する。第2のダミーパターン304aは、第1のダミーパターン300a上に形成されたBPSG膜302上に形成される。第2のダミーパターン304aは、第1のダミーパターン300aと略同ーパターンで、略同

一の位置に形成する。この際、製造余裕寸法のばらつきによる寸法の違いや位置 ずれが起こり得るものとする。この状態の断面形状を図3(a)に示す。

[0022]

次に、配線パターン304及び第2のダミーパターン304aを含むBPSG膜302上に、第2の絶縁膜としてシリコン酸化膜306をCVD法で200nm形成する。 次に、平坦化のために第3の絶縁膜としてSOG膜308をシリコン酸化膜306上に塗布、形成する。その後、露出したシリコン酸化膜306及びSOG膜308の上に、第4の絶縁膜としてシリコン酸化膜310をCVD法で400nm形成する。この 状態の断面形状図を図3(b)に示す。

[0023]

さらにその後、ホトリソ及びエッチング工程を行い、デバイスチップのエッジ 1000外側においてBPSG膜302を露出させる。この状態の断面形状図を図3(c)に示す。

[0024]

以上のような製造方法で、以下の評価を行った。

[0025]

図3 (c) に示す距離Lを10μm以上の任意の値とし、固形分濃度5.2wt%, 料度1.03mPa. secのSOG膜308を回転数5000rpmで塗布、形成した。

[0026]

これらの条件により、幅Lwの第2のダミーパターン304a上に形成されるSOG膜の膜厚は図4 (a) のグラフに示されるような結果になった。図4 (a) のグラフの縦軸は図3 (c) の第2のダミーパターン304a上に形成されるSOG膜の膜厚である。横軸は寸法Lw、又はLsである。寸法Lsは、断面形状図を模式的に表す図4 (b) に示されるように、平面パターンで回路形成領域内の配線パターンのうちダミーパターンまでの最短寸法を示す。なお、この第2実施例では、上述したように、第2のダミーパターン304aの幅寸法に合わせて第1のダミーパターン300aの幅寸法も略同一になるように形成している。ここで、図3 (b) に示す配線パターン間シリコン酸化膜306上のSOG膜の膜厚は約120nmとなった。

[0027]

図4 (a) のグラフにおいて、グラフ3は、寸法Lsを2.6 umに設定して、寸法Lwを1~7 umまで変化させた場合の第2のダミーパターン304a上の膜厚を示す。寸法Lwが2 um以上では、Lwが大きくなるにつれて第2のダミーパターン304a上の膜厚も大きくなっている。また、グラフ4は、寸法Lwを1.0 umに設定して、寸法Lsを0.9~5 umまで変化させた場合の第2のダミーパターン304a 上の膜厚を示す。寸法Lw=1.0 umで、寸法Lsを5 umまで大きくしても第2のダミーパターン304a上のSOG膜の膜厚はほぼ0 nmであった。

[0028]

これらの結果から、第2のダミーパターン304a上のSOG膜の膜厚をほぼ 0 nmにするためには幅Lwを 2μ m以下とすれば良いことがわかる。すなわち、第 1 のダミーパターン300a及び第2のダミーパターン304aの幅Lwを $1\sim 2\mu$ mとし、かつデバイスチップのエッジ部から回路形成領域側に距離Lが 1 0 um以上になるように、第1 のダミーパターン300a及び第2 のダミーパターン304aを配置すれば、図3 (c)に示すように、デバイスチップのエッジからのSOG膜は第2 のダミーパターン304aと回路形成領域から延在するシリコン酸化膜310とで、回路形成領域側SOG膜とは遮断される。

[0029]

これにより、SOG膜を介して回路形成領域へ水分が侵入することを防ぐことができる。

[0030]

第1実施例同様に、SOG膜を介して回路形成領域へ水分が侵入するのを防ぎ、平坦性かつ信頼性に優れたデバイスを製造する効果が得られる。また、第1の膜が上述したように導電性の膜であれば、第1の膜による配線パターン形成時に、第1のダミーパターン300aを形成できる。このように配線パターンを2層以上形成するデバイスにも対応でき、この場合に新たな工程を必要としない。また、第1のダミーパターン300a及び第2のダミーパターン304aの幅Lwを1~2μmと寸法の選択の範囲が第1実施例に比べて広くなる効果を得る。

[0031]

図5は本発明の第3実施例による半導体装置の製造方法の流れを示す工程断面 フロー図である。本発明の第3実施例における半導体装置の製造方法について以 下に説明する。

[0032]

半導体基板にトランジスタ等の素子(図示せず)を回路形成領域に形成後、絶縁膜を形成し、半導体基体201を形成する。その後、この半導体基体201上に、導電性膜として膜厚600mmのアルミ金属膜を形成し、ホトリソ及びエッチング工程により回路形成領域に所望の配線パターン402を形成する。この配線パターン402形成の際、回路形成領域の配線パターン402と電気的に絶縁された所定の幅寸法のパターン(以下、ダミーパターンという)402aをアルミ金属膜で形成する。このダミーパターン402aは、第1実施例のダミーパターンと同様に形成される。すなわち、デバイスチップのエッジから回路形成領域側に距離Lの位置に幅Lwで形成される。ここで距離Lは10μm以上の値とする。また、デバイスチップの平面パターンで見ると、このダミーパターン402aはチップ周囲に沿ってチップ内帯状に形成されることになる。さらに、第1実施例に記載したように製造余裕寸法についても同様に考慮される。この状態の断面形状を図5(a)に示す。

[0033]

次に、配線パターン402やダミーパターン402aを含む半導体基体201上に、第1の絶縁膜としてシリコン酸化膜404をCVD法で200nm形成する。次に、平坦化のためにSOG膜をシリコン酸化膜404上に複数回塗布、形成する。つまり、SOG膜を塗布、乾燥させた後、SOG膜を塗布及び乾燥させる作業を少なくとも一回以上行う。これにより第2の絶縁膜としてSOG膜406が形成される。この状態の断面形状を図5(b)に示す。

[0034]

その後、ドライエッチングとしてリアクティブエッチング方法により、ダミーパターン402a上にSOG膜がほとんど残らないようにSOG膜を除去する。この時のエッチング条件とエッチングレートを以下に示す。

[0035]

ガス流量比: CHF3/CF4/Ar=20/15/200 [sccm]

=4/3/40

圧力:40 [Pa]

RFパワー: 200 [W]

SOG膜のエッチングレート:7.5 [nm/sec]

このエッチングレートで、ダミーパターン402a上のSOG膜を除去するように エッチング時間を設定して処理した。この後の状態の断面形状を図5(c)に示す。

[0036]

その後、露出したシリコン酸化膜404及びSOG膜406aの上に、第3の絶縁膜としてシリコン酸化膜408をCVD法で400nm形成する。この状態の断面形状図を図5(d)に示す。

[0037]

さらにその後、ホトリソ及びエッチング工程を行い、デバイスチップのエッジ 1000外側において半導体基体201を露出させる。この状態の断面形状図を図5(e)に示す。

[0038]

以上のような製造方法で、以下の評価を行った。

[0039]

図5 (e) に示す距離 Lを10μm以上の任意の値とし、固形分濃度5.2wt%, 粘度1.03mPa. secのSOG膜を回転数5000rpmで2度塗り、3度塗りの場合でSOG膜406を形成した。

この2度塗り、3度塗りの場合において、図5 (b)に示す配線パターン間シリコン酸化膜404上のSOG膜の膜厚はそれぞれ約240nm、360nmとなった。また、図5 (b)におけるダミーパターン402a上のSOG膜の膜厚は、それぞれ約40nm、90nmであった。そのため、この後のドライエッチングの時間は、それぞれ5.3秒、12秒であった。

[0040]

これらを評価した結果、幅Lwのダミーパターン402a上に形成されるSOG膜

の膜厚は図6(a)のグラフに示されるようになった。図6(a)のグラフの縦軸は図5(e)のダミーパターン402a上に形成されるSOG膜の膜厚である。横軸は寸法Lw、又はLsである。寸法Lsは、断面形状図を模式的に表す図6(b)に示されるように、平面パターンで回路形成領域内の配線パターンのうちダミーパターンまでの最短寸法を示す。

[0041]

図6 (a) のグラフにおいて、グラフ5は、寸法Lsを2.6 umに設定して、寸法Lwを1~100 umまで変化させた場合のダミーパターン402a上の膜厚を示す。寸法Lwが1 um以上では、 Lwが大きくなるにつれてダミーパターン402a上の膜厚も大きくなっている。また、グラフ6は、寸法Lwを1.0 umに設定して、寸法Lsを0.9~5 umまで変化させた場合のダミーパターン402a上の膜厚を示す。寸法Lw=1.0 umで、寸法Lsを5 umまで大きくしてもダミーパターン402a上のSOG膜の膜厚はほぼ0 nmであった。

[0042]

これらの結果から、平坦性を向上させるためにSOG膜を複数回塗布、形成しても、エッチング工程を組み合わせることで、ダミーパターン402aの幅Lwを1μm程度とすればダミーパターン402a上のSOG膜の膜厚をほぼ0nmにすることができた。すなわち、ダミーパターン402aの幅Lwを1μm程度とし、かつデバイスチップのエッジ部から回路形成領域側に距離Lが10um以上になるように、ダミーパターン402a を配置すれば、図5(e)に示すように、デバイスチップのエッジからのSOG膜はダミーパターン402a と回路形成領域から延在するシリコン酸化膜408とで、回路形成領域側SOG膜とは遮断される。

[0043]

これにより、SOG膜を介して回路形成領域へ水分が侵入することを防ぐことができる。なお、この幅寸法1 u mをさらに極端に短くすると、水分の侵入防止の効果が低くなると考えられる。

[0044]

第1実施例と同様に、SOG膜を介して回路形成領域へ水分が侵入するのを防 ぎ、信頼性に優れたデバイスを製造する効果が得られる。さらに、 SOG膜を 複数回塗布、形成しているので、第1実施例より平坦性が向上する効果を得ることができる。

[0045]

図7は本発明の第4実施例による半導体装置の断面構造を示す図である。本発明の第4実施例における半導体装置の構造について以下に説明する。

[0046]

この第4実施例は、第1実施例においてダミーパターンを一つ設けていたのを、複数設けるようにしたものである。図7において、ダミーパターンを2本設けた例を示す。第1実施例のダミーパターンを第1のダミーパターン500aとすると、平面パターンで回路形成領域を基準にして、この第1のダミーパターンの外側に、略同一幅(Lw)寸法の第2のダミーパターン500bを設ける。ここで、図7に示すLsの寸法は、平面パターンで、第1のダミーパターン500aと第2のダミーパターン500bとの間の距離を表し、0.9 um以上あれば良い。

[0047]

これにより、第1の実施例と同様な効果が得られると共に、より水分の侵入を 防ぐ効果が得られる。

[0048]

図8は本発明の第5実施例による半導体装置の断面構造を示す図である。本発明の第5実施例における半導体装置の構造について以下に説明する。

[0049]

この第5実施例は、第1実施例で回路形成領域の周囲にダミーパターンを設けていたのを、配線パターンの一つであるボンディングのためのパッド部の周囲に 設けるようにしたものである。

[0050]

図8に示すように、平面パターンで、ボンディングのための開口部602を設けたパッド部パターン601のエッジから、このパッド部パターンを基準にして外側に距離Ls離れた位置にダミーパターン600aを設けている。 この距離Lsは 0.9 um以上あれば良い。このダミーパターン600aの寸法幅(Lw)は、第1実施例のダミーパターンと略同一幅寸法であれば良い。このパッド部パターン601

は下層の半導体基体201に形成された配線(図示しない)により回路形成領域の 他の配線パターンと電気的に接続され得る。

[0051]

これにより、ボンディングのためのパッド部パターン601の開口部602から、S OG膜を介して回路形成領域へ水分が侵入することを防ぐ効果が得られる。

[0052]

第1実施例乃至第5実施例において、SOG膜の上層及び下層に用いる膜をシリコン酸化膜としたが、他にもシリコン窒化膜、PSG (Phosph Silicate Grass) 膜、BPSG膜でも良いし、これらの膜の積層膜でも良い。これらの絶縁膜は層間絶縁膜としても良い。

[0053]

第1実施例、第2実施例、第4実施例又は第5実施例において、第3の実施例のSOG膜をエッチングする処理を組み合わせても良い。SOG膜を厚膜化して、平坦化する効果を得られる。

[0054]

また、第1実施例乃至第5実施例において、 SOG膜の固形分濃度を高くする場合には、ダミーパターンの幅寸法をそれぞれの実施例で長く設定すれば良い。また、 SOG膜の固形分濃度を低くする場合には、ダミーパターンの幅寸法をそれぞれの実施例で短く設定すれば良い。ただし、第3の実施例による製造方法では、ダミーパターンの幅寸法を変えずに、 SOG膜のエッチング時間を変えることでも可能である。つまり、 SOG膜の固形分濃度を高くする場合には、ダミーパターン上の膜厚が厚くなるのでエッチング時間を長くする。そして、SOG膜の固形分濃度を低くする場合には、ダミーパターン上の膜厚が薄くなるので、エッチング時間を短くすれば良い。

[0055]

さらに、第2実施例のBPSG膜302は、熱処理により平坦化される特性を持つ他の膜(例えばPSG膜)でもよい、

[0056]

【発明の効果】

本発明の半導体装置の構造及び製造方法によれば、 平面パターンで、デバイスの回路形成領域より外側で、かつデバイスチップのエッジから内側にダミーパターンを形成することにより、層間絶縁膜のSOG膜を介して回路形成領域へ水分が侵入するのを防ぎ、平坦性かつ信頼性に優れたデバイスを製造する効果が得られる。

【図面の簡単な説明】

【図1】

本発明の第1実施例による半導体装置の製造方法を示すフロー図である。

【図2】

- (a) 寸法Lw又はLsと、ダミーパターン上のSOG膜膜厚との関係を示すグラフである。
- (b) 幅Lw又はLsを示す断面形状模式図である。

【図3】

本発明の第2実施例による半導体装置の製造方法を示すフロー図である。

【図4】

- (a) 寸法Lw又はLsと、第2のダミーパターン上のSOG膜膜厚との関係を 示すグラフである。
 - (b) 幅Lw又はLsを示す断面形状模式図である。

【図5】

本発明の第3実施例による半導体装置の製造方法を示すフロー図である。

【図6】

- (a) 寸法Lw又はLsと、ダミーパターン上のSOG膜膜厚との関係を示すグラフである。
- (b) 幅Lw又はLsを示す断面形状模式図である。

【図7】

本発明の第4実施例による半導体装置の断面構造を示す図である。

【図8】

本発明の第5実施例による半導体装置の断面構造を示す図である。

【図9】

特平11-369811

従来技術による半導体装置の製造方法を示す工程断面フロー図である。

【符号の説明】

101, 201

半導体基体

102, 202, 304, 402, 500,

600

配線パターン

202a, 402a, 600a

ダミーパターン

300a, 500a

第1のダミーパターン

304a, 500b

第2のダミーパターン

103, 105, 203, 205, 306,

310, 404, 408, 502, 506,

604,608

シリコン酸化膜

104, 204, 308, 406, 406a,

504,606

SOG膜

302

BPSG膜

601

パッド部パターン

602

開口部


1000


デバイスチップのエッジ


【書類名】

図面

【図1】







201:半導体基体

202:配線パターン

202a:ダミーパターン

203:シリコン酸化膜


204:SOG膜


205:シリコン酸化膜

1000:デバイスチップのエッジ


1


【図2】






【図3】







201:半導体基体

300a:第1のダミーパターン

302:BPSG膜 304:配線パターン

304a: 第2のダミーパターン


306:シリコン酸化膜


308:SOG膜


310:シリコン酸化膜

1000:デバイスチップのエッジ


【図4】









【図6】





【図7】



500:配線パターン 500a:第1のダミーパターン


500a:第1のタミーパターン 500b:第2のダミーパターン

502:シリコン酸化膜 504:SOG膜

506:シリコン酸化膜

1000:デバイスチップのエッジ

【図8】



201:半導体基体

600:配線パターン

601:パッド部パターン

600a:ダミーパターン

602:開口部


604:シリコン酸化膜


606:SOG膜


608:シリコン酸化膜

1000:デパイスチップのエッジ

【図9】







101:半導体基体

102:配線パターン

103:シリコン酸化膜

104:SOG膜

105:シリコン酸化膜

106:ポンディングのための開口部

1000:デバイスチップのエッジ

【書類名】 要約書

【要約】

【目的】 デバイスチップのエッジ及びボンディングのための開口部の側壁において、層間絶縁膜であるSOG膜から水分がデバイス内に侵入することを防ぐことを目的とする。

【解決手段】 平面パターンで、デバイスの回路形成領域より外側で、かつデバイスチップのエッジ部から内側にダミーパターン202aを形成する。このダミーパターン202a上にSOG膜がほとんど無い状態にすることにより、SOG膜を介して回路形成領域へ水分が侵入することを防ぐ。

【選択図】 図1

出願人履歴情報

識別番号

[000000295]

1. 変更年月日 1

1990年 8月22日

[変更理由]

新規登録

住所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社